Mise en oeuvre d'un système sur puce à base de FPGA

Description du poste

Objectifs

A l'issue de la formation le stagiaire sera capable de :
- configurer un système sur puce à base de FPGA
- développer et synthétiser une architecture de processeurs et de périphériques, sur un circuit FPGA, dédiés à une application
- ajuster l'ensemble de l'architecture à l'application à traiter
- configurer, générer, contraindre, synthétiser, implanter le système numérique sur un FPGA
- développer un programme de test en C qui sera exécuté par le système sur puce configuré sur la carte FPGA.

Personnes concernées

Tout public souhaitant avoir une première expérience de mise en oeuvre d'un système sur puce à base de FPGA.

Pré-requis

Connaissances de base de la constitution d'un système à microprocesseur (processeur, mémoires, périphériques usuels, bus, décodage d'adresses, ...).
Connaissances de base en langage C.
La connaissance, non indispensable, d'un langage de description de matériel (VHDL/Verilog) serait un atout pour réaliser un périphérique personnel dédié.

Programme

JOUR 1
- Introduction à la notion de système sur puce à base de FPGA
- Présentation des outils Altera correspondants (NIOS II, Quartus II, Qsys, EDK)
- Configuration d'un système minimal (entièrement implanté dans le FPGA)
- Description et utilisation des contraintes de la carte de développement utilisée
- Synthèse et implantation du système minimal dans le FPGA
- Développement d'un programme de test pour le système minimal et test.
- Exemple d'utilisation de la console TCL pour la vérification d'un système NIOS II.
JOUR 2
- Configuration d'un système utilisant une mémoire statique externe au FPGA
- Développement d'un programme de test du système
- Test sur la carte du programme et du système
- Configuration d'un système utilisant une mémoire SDRAM externe au FPGA
- Développement d'un programme de test du système
- Test sur la carte du programme et du système.
JOUR 3
- Configuration d'un système à périphérique personnalisé (décrit en VHDL)
- Développement d'un programme de test du système utilisant ce périphérique et test
- Configuration d'instruction personnalisée ajoutée au processeur NIOS dans le FPGA
- Développement d'un programme de test du système (et du gain en rapidité)
- Test du système complet sur carte FPGA.

Méthodes pédagogiques

Alternance de cours et de travaux pratiques.

Nature et sanction de la formation

Cette formation constitue une action d'adaptation et de développement des compétences.

Elle donne lieu à la délivrance d'une attestation de participation.

Une évaluation en fin de formation permet de mesurer la satisfaction des stagiaires ainsi que l'atteinte des objectifs de formation (connaissances, compétences, adhésion, confiance) selon les niveaux 1 et 2 du modèle d'évaluation de l'efficacité des formations Kirkpatrick.

This training course is an « action d'adaptation et de développement des compétences » (ref. French law). A certificate of attendance is delivered after the course. An evaluation measures the trainees' satisfaction and the achievement of learning objectives.

Responsable scientifique

M. Luc HEBRARD, Professeur, Laboratoire ICube, Département Electroniquee du Solide, Système et Photonique.

Courriel : luc.hebrard@unistra.fr

Durée
3.00 jours

Organisations particulières

En 2016/2017 :
Référence : CPR17-0860
Dates : du 1 au 3 mars 2017

Lieu

Faculté des Sciences et Technologies
Rue du Jardin Botanique
VANDOEUVRE LES NANCY
FRANCE

Frais de participation

Code : 1209

1205.00