Reconfiguration dynamique partielle sur FPGA

Description du poste

Objectifs

A l'issue de la formation le stagiaire sera capable de :
- mettre en oeuvre un système sur puce reconfigurable partiellement et dynamiquement à la base de FPGA
- configurer, générer, synthétiser, implanter un système numérique reconfigurable partiellement sur un FPGA
- développer un programme en langage C permettant de tester différentes configurations en dynamique.

Personnes concernées

Tout public souhaitant avoir une première expérience de mise en oeuvre la reconfiguration dynamique sur FPGA.

Pré-requis

La connaissance de base d'un langage de description de matériel (VHDL/Verilog)
Connaissances de bases de la constitution d'un système à microprocesseur (processeur, mémoires, périphériques usuels, bus, décodage d'adresses, ...).
Connaissances de base en langage C.

Programme

JOUR 1
Introduction à la conception d'un circuit numérique sur FPGA
Présentation du flot de conception d'un circuit numérique sur FPGA
Présentation des outils de développement de Xilinx (ISE, ISim, PlanAhead, Impact, FPGA Editor, Vivado, ...)
Conception, validation et implantation d'un circuit de base - flot de conception « statique »
JOUR 2
Introduction à la conception d'un système à processeur sur FPGA - cas d'étude sur un softcore Microblaze de Xilinx
Configuration d'un système minimal à processeur
Câblage du système en VHDL (top level)
Implantation du système global
Validation expérimentale
JOUR 3
Conception, validation et implantation d'un système (multi-)processeur sur un FPGA Xilinx - flot de conception « statique »
Conception, validation et implantation d'un système (multi-)processeur sur un FPGA Xilinx - flot de conception « dynamique »
Validation expérimentale du système MPSoC.

Méthodes pédagogiques

Alternance de cours et de travaux pratiques.

Nature et sanction de la formation

Cette formation constitue une action d'adaptation et de développement des compétences.

Elle donne lieu à la délivrance d'une attestation de participation.

Une évaluation en fin de formation permet de mesurer la satisfaction des stagiaires ainsi que l'atteinte des objectifs de formation (connaissances, compétences, adhésion, confiance) selon les niveaux 1 et 2 du modèle d'évaluation de l'efficacité des formations Kirkpatrick.

This training course is an « action d'adaptation et de développement des compétences » (ref. French law). A certificate of attendance is delivered after the course. An evaluation measures the trainees' satisfaction and the achievement of learning objectives.

Responsable scientifique

M. Luc HEBRARD, Professeur, Laboratoire ICube, Département Electroniquee du Solide, Système et Photonique.

Courriel : luc.hebrard@unistra.fr

Durée
3.00 jours

Organisations particulières

En 2016/2017 :
Référence : CPR17-0861
Dates : 21 au 23 juin 2017

Lieu

Faculté des Sciences et Technologies
Rue du Jardin Botanique
VANDOEUVRE LES NANCY
FRANCE

Frais de participation

Code : 1217

1205.00